[E-DailyJAEMIN SONG 记者] 三星电子发布了比特密度和输入输出性能大幅提升的下一代V10 BV-NAND闪存。与上一代产品相比，比特密度提高了58%以上，数据输入输出速度提高了33%以上，功耗降低了25%以上。

三星电子于31日通过半导体新闻中心公布了V10 BV-NAND的开发背景及核心技术。V10在近期于美国举办的“FMS 2026”大会上荣获“3D-NAND创新奖”。

V10是为应对AI时代快速增长的高性能、大容量、低功耗存储需求而开发的最新一代三维（3D）NAND闪存。它基于采用3D键合技术的V-NAND结构，实现了400层以上的字线（WL）。

单位面积内存储的数据量——即比特密度，较上一代提高了58%以上。输入输出（I/O）速度提升至4.8Gbps以上，增幅超过33%，同时功耗降低了25%以上。

三星电子产品企划团队TL申智妍表示：“V10是为满足AI时代对高性能、大容量、低功耗存储的需求而开发的产品”，并称“该产品可支持128太字节（TB）超大容量固态硬盘（SSD）以及下一代PCIe 7.0 SSD的实现”。

三星电子不仅致力于提高堆叠层数和容量，更专注于同时实现高集成度、高性能和低功耗。这是因为随着AI系统数据处理量的增加，对存储容量和带宽的需求日益增长，且功耗已成为影响数据中心总拥有成本（TCO）的关键因素。

为了实现400层以上的堆叠，该公司采用了基于“3-Stack”架构的HARC合并技术，即将存储单元分为三部分制造后再进行垂直连接。通过融合多孔技术和零填充孔技术，在抑制工艺步骤增加和制造成本上升的同时，提高了集成度。

此外，还引入了将存储单元与外围电路分别制备在不同晶圆上，随后进行垂直键合的晶圆键合技术。据介绍，通过独立设计存储单元和外围电路，既能提升外围电路的性能，又能缩小芯片尺寸。

三星电子闪存开发室项目负责人郑大云表示：“在实现400层以上超高层V-NAND的同时，必须同时解决工艺步骤增加、制造成本上升以及工艺难度增加等问题”，并解释道：“通过HARC合并、多孔和零虚拟孔技术，我们同时确保了集成度和制造效率。”

为提升输入输出性能，该公司改进了外围电路的晶体管特性，并采用了指令与地址信号分离的技术。同时，通过减少高速数据传输时产生的信号间干扰，实现了4.8Gbps以上的I/O速度。

在节能方面，通过降低外围电路的供电电压并采用直接利用外部电源的结构，同时引入了降低字线充放电及高速I/O操作功耗的技术。

此外，还解决了随着堆叠层数增加而产生的晶圆翘曲及存储单元可靠性下降等问题。通过精确控制多个堆叠层，将写入操作时施加在未被选中的堆叠层上的电压降低了70%以上，并将比特误码率降低了4%。

三星电子闪存开发室项目负责人朴相洙表示：“此次获奖的意义在于，我们的技术被认可为同时解决了AI时代所要求的‘高集成度、高性能、低功耗’这三大难题。”